功能 IP 块库
AUP 开发了一个基本功能 IP 块库,可用于在板级原理图中创建数字设计。 相应的教程和实验练习已创建并且可与 AUP 支持的开发板一起使用。The laboratory material is targeted for use in a introductory Digital Design course where professors want to include FPGA technology in the course to validate the learned principles through creating designs using Vivado.
编写本教程的目的是让用户(学生)了解使用 Vivado IP Integrator (IPI) 在 AMD 可编程器件中进行数字设计的相关流程。“如何创建自己的 IPI 块”指南将指引您创建定制 IPI 块,然后在未来的设计中使用它。
Supporting Material
Basys3 Master XDC 文件 | basys3_master.xdc | |||
Basys3 参考手册 | basys3_rm.pdf | |||
Basys3 板级原理图 | basys3_sch.pdf | |||
Nexys4 Master XDC 文件 | nexys4_master.xdc | |||
Nexys4 参考手册 | nexys4_rm.pdf | |||
Nexys4 板级原理图 | nexys4_sch.pdf | |||
XUP LIB | Library Components List.pdf |