-
课程信息
- 描述
本课程向教授介绍使用 Vivado 设计工具在 AMD FPGA 中进行部分重配置的设计流程。
- 适应水平
中级
- 时长
2 天
- 培训对象
Professors who want to use partial reconfiguration technology and design flow in their research
- 预先要求
了解 AMD FPGA 和硬件设计的相关概念
拥有 Vivado 和 SDK 相关经验(推荐)
可掌握的技能
After completing this workshop, you will be able to:
- 了解部分重配置中使用的基本术语
- List the fundamental steps involved in developing a design capable of partial reconfiguration
- 了解重配置工具的功能和限制
- 设计采用 Zynq 嵌入式处理器的可重配置系统
- 使用各种技术实现部分重配置系统,包括直接 JTAG 编程、从处理器访问 PCAP、使用 AXI HWICAP IP 访问 ICAP、定制 ICAP 处理器和 Partial Reconfiguration Controller (PRC)
- 使用 Vivado Design Suite、Vivado Analyzer 和软件开发套件 (SDK) 工具设计、开发和调试可部分重配置的设计
课程概述
第 1 天:
- 部分重配置 (PR) 简介
- 面向 PR 设计的 Vivado 简介
- 实验课 1:部分重配置设计流程简介
- 使用启用了部分重配置 (PR) 功能的 Vivado 来综合 HDL 模型并实现设计。
- 使用启用了部分重配置 (PR) 功能的 Vivado 来综合 HDL 模型并实现设计。
- PR 设计考虑因素
- Partial Reconfiguration Controller (PRC)
- 使用 Vivado Analyzer 进行调试
- 实验课 2:使用 PRC 进行硬件触发和调试
- 使用 Partial Reconfiguration Controller (PRC) 核心重新配置具有一个 RP(内有 2 个 RM)的设计。使用 Vivado 逻辑分析器核心来调试设计。
- 使用 Partial Reconfiguration Controller (PRC) 核心重新配置具有一个 RP(内有 2 个 RM)的设计。使用 Vivado 逻辑分析器核心来调试设计。
- Zynq 中的嵌入式设计
第 2 天:
- 实验课 3:可重配置的处理器外设
- 使用 Vivado IPI 和软件开发套件,在 Zynq 中使用 ARM Cortex-A9 处理器系统创建可重配置的外设。
- 使用 Vivado IPI 和软件开发套件,在 Zynq 中使用 ARM Cortex-A9 处理器系统创建可重配置的外设。
- 使用 HWICAP IP
- 实验课 4:使用 AXI HWICAP 进行重新配置
- 使用 AXI HWICAP IP 创建可重配置设计。
- 使用 AXI HWICAP IP 创建可重配置设计。
- 使用定制 ICAP 处理器驱动 ICAP
- 实验课 5:使用定制 ICAP 处理器重新配置用户逻辑
- 使用提供的轻量级定制 IP 访问 ICAP 资源以重新配置设计。
- 使用提供的轻量级定制 IP 访问 ICAP 资源以重新配置设计。
- PRC 的高级功能
- 实验课 6:使用 PRC 的 HW-SW 触发器进行重新配置
- 使用 PRC 内核通过硬件和软件触发器重新配置设计。
ZedBoard
- README
- 实验课源文件
- 实验课文档 (PDF)
- 实验课文档和演示文稿(docx 和 pptx)*
ZYBO
- README
- 开发板文件(进行实验所需)
- 实验课源文件
- 实验课文档 (PDF)
- 实验课文档和演示文稿(docx 和 pptx)*
部分重配置功能通过许可证单独启用。详细了解如何获取许可证。