AMD Versal™ プライム シリーズ

プログラマブル ロジック

プログラマブル ロジックにより、進化し続けるアルゴリズムに対応するカスタム演算ブロックの開発が可能です。Versal アダプティブ SoC の再設計されたロジックは、CLB あたり 4 倍の密度を提供し、コスト高をもたらすグローバル配線の必要性を緩和します。さまざまなメモリ エレメントを備え、プログラム可能な I/O と緊密に結合されたプログラマブル ロジックは、あらゆるアプリケーションに対応できる強力なアクセラレータを実現します。

DSP エンジン

拡張 DSP エンジンは、単精度および半精度の浮動小数点演算や 18 x18 複素数乗算など、新しい演算やデータ型に対応します。UltraScale+™ デバイス デザインとの後方互換性があるため、既存のライブラリや IP を再利用したり、デザインに変更を加えて新しいアーキテクチャで可能となった高度な演算性能を実装することも可能です。

次世代 I/O

Versal プライム シリーズは、PCIe® Gen5/Gen4 への準拠、高性能 GPIO、400G HSC (高速暗号化) エンジン*、およびさまざまなイーサネット構成をサポートするマルチレート イーサネット MAC を備えているため、接続性と柔軟性に優れています。さらに、Versal プライム シリーズ デバイスには、再設計された低レイテンシの 32.75 Gb/s トランシーバーが搭載されており、一部のデバイスでは 58 Gb/s および 12 Gb/s* PAM4 トランシーバーがサポートされています。

^{* VM2152 デバイスのみが 400G HSC エンジンおよび 112 Gb/s PAM4 トランシーバーをサポート}

統合 DDR メモリ コントローラー

Versal プライム デバイスは、リニア トラフィックとランダム トラフィックの両方に最適化された、統合された DDR5/4 および LPDDR5/4 コントローラー* をサポートしています。

パフォーマンスとスペースに最適化されたハードウェア メモリ コントローラーとプログラム可能なネットワーク オン チップ (NoC) を組み合わせて使用することで、ロジック リソースを効率的に使用でき開発期間も短縮できます。

^{* VM2152 デバイスのみが DDR5 および LPDDR5 メモリ コントローラーを搭載}

プログラム可能なネットワーク オン チップ

プログラム可能なネットワーク オン チップ (NoC) は、Versal アダプティブ SoC アーキテクチャ内の異なる演算エンジンと 統合 IP ブロック間に最適化済みのマルチテラビット インターコネクトを提供します。これにより、タイミング クロージャが容易になり、ロジック リソースも節約できます。NoC コンパイラは合理化したプログラミング フローを提供し、重要なデータパスに優先順位を付けることができるため、ユーザーによるレイテンシと QoS の管理が可能です。