概要
AI の需要により、データ処理と高速接続の必要性が促進されているなかで、データからインサイトを得るまでの時間の遅れを最小限に抑えるために効率性が不可欠となっています。AMD のアダプティブ SoC および FPGA ポートフォリオは、高い実績を誇り、比類のないシステム レベルの効率性とサプライ チェーンのレジリエンスを通じて、製品目標の達成を支援します。AMD を選択すれば、アダプティブ コンピューティング ソリューションの未来を切り開くことができます。
システムのポテンシャルを解き放つ
AMD Versal™ アダプティブ SoC ポートフォリオは、最先端のテクノロジ、基本的なハード IP、合理化されたソフトウェア設計フローとツール、先進的なプロセス ノード、パッケージングを備えているため、アーキテクトはイノベーションを起こすことができます。
サプライ チェーンの信頼性を最大化
AMD は、戦略的なベンダーの選択、さまざまな地域に応じた製造、保証プログラムを通じて、サプライ チェーンのリスクを最小限に抑え、一貫した製品の供給とリード タイムの予測性を確保しています。
実績が証明する、理想的なパートナー
AMD をパートナーとして選択することで、安定性、継続性、確実なロードマップを確保し、競合他社の一歩先を行くことができます。
AMD の利点
AMD は多面的な戦略を採用しており、技術革新を取り入れ、サプライ チェーンを多様化し、供給のレジリエンスと俊敏性を向上させています。
比類のない演算効率
Versal アダプティブ SoC で最適化されたハード IP により、システム レベルのワットあたりパフォーマンスが向上しています。1 AMD Versal RF シリーズは、競合の FPGA と比較して、面積あたりの演算能力が 3 倍になっています。2 また、Versal AI エッジ シリーズ Gen 2 とプライム シリーズ Gen 2 は、前世代のアーキテクチャと比較して 10 倍のスカラー演算能力と 3 倍の TOPS/ワットを達成しています。3、4
3X
RF Compute per Area
10X
Scalar Compute
3X
TOPS/Watt
AMD Versal アーキテクチャのシステム レベルのメリットと、競合するプログラマブル ロジック ベースのデバイスとの比較パフォーマンスについては、ホワイト ペーパーの『Versal プラットフォームのシステム レベルのメリット』をお読みください。
ポートフォリオ全体に NoC を備えた優れた設計
AMD Versal アダプティブ SoC は、ポートフォリオ全体を通してハード IP として実装された完全にプログラマブルなネットワーク オン チップ (NoC) をサポートしています。ハードウェア設計者は、競合の FPGA と比較して、書き込みレイテンシを最大 58% 短縮、ロジック使用率を最大 60% 削減、開発時間を最大 50% 短縮できます。5、6、7
58%
Lower Latency
60%
Fewer Resources
50%
Faster Development
Versal プログラマブル NoC を初めて使用する開発者向けに、モジュール式の NoC に関するトレーニング ビデオをご用意しています。
Versal アダプティブ SoC プログラマブル NoC で設計効率を最適化
すべての AMD Versal アダプティブ SoC はポートフォリオ全体でプログラマブル NoC を備えています。これは、プログラマブル ロジック (PL) の従来の AXI Interconnect に取って代わるものです。Versal プログラマブル NoC を使用すると、競合デバイスでは不可能な、より高いレベルの設計効率と性能を達成できます。
11X
Thermal Resistance
優れた熱抵抗
革新的なワールドクラスの AMD パッケージング テクノロジにより、熱抵抗を最大 11 分の 1 に抑え、消費電力の低減に役立ちます。これにより、コストと重量を削減、より幅広い周囲温度をカバーできます。8
革新的なパッケージング ソリューションで熱に関する課題に対処
要求の厳しい環境にミドルレンジからハイエンドまでの FPGA を導入するには、高度な熱管理ソリューションが必要です。このホワイト ペーパーでは、競合他社と比較した場合の AMD の優位性について説明しています。
2X
Faster Secure Data Transactions
さらに高速な接続
AMD Versal アダプティブ SoC は、最速の LPDDR5 メモリ接続9、競合の FPGA と比較して 2 倍高速で安全なデータ トランザクション10、強化されたホスト接続を提供します。AMD Versal プレミアム シリーズ Gen 2 は、PCIe® Gen 6 および CXL® 3.1 を搭載した業界初のアダプティブ SoC および FPGA であり、メモリやデータの負荷が高いワークロードをサポートできるようデータ転送速度を 64 Gb/秒に拡張しています。11
サプライ チェーンの信頼性を最大化
AMD は、原材料から加工処理までの製造サプライ チェーン全体を監督し、すべてのサプライヤーが高い事業継続計画 (BCP) 基準を遵守できるようにしています。AMD は、安定した製品供給、予測可能なリード タイム、透明性、リスクの軽減を実現しています。
サプライ チェーンおよび業界のパートナーとともに、サプライ チェーンにおける社会的および環境的進歩を推進しながら、需要を満たせるよう取り組んでいます。AMD のサプライ チェーンの責任について、詳細をご覧ください。
変動するグローバル環境におけるサプライ チェーンの俊敏性とレジリエンスの向上
AMD の総合的なアプローチが、どのように供給リスクを最小限に抑えているのかについて説明します。
まとめ記事
ホワイト ペーパー
アプリケーション
製品ポートフォリオ
リソース
お問い合わせ
AMD アダプティブ SoC および FPGA に関するご相談を受け付けています。
脚注
- 2025 年 1 月に実施した AMD のテストに基づいています。AMD Power Design Manager 2024.2 を使用し、Vivado Design Suite 2024.2 で、プログラマブル NoC を使用した Versal プライム シリーズ VM1402 デバイスに合成および実装された 24 個のトランシーバーを備えた単一の 18x12 AXI クロスバー デザインの総消費電力を推定しました。この推定値を、オープンソースの AXI ソフト IP を搭載した Altera Agilex 7 AGFB023 デバイス上で Altera Quartus 24.1 と合成、実装され、Altera Quartus Power Thermal Calculator 24.2 で推定された同一の単一設計の総消費電力と比較しました。この結果の前提条件は、100°C の固定ジャンクション温度 (ΘJC) と最大プロセス リーク デバイスです。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-090)
- Versal RF シリーズ VR19xx デバイスの理論上の処理能力 (ハード IP、AI エンジン、DSP を含む) と、最大規模の Altera Agilex 9 Direct RF シリーズの ARGW027 デバイスを比較した場合の AMD 社内分析に基づいています。結果は、デバイス、設計、構成などの要因によって変動する可能性があります。(VER-072)
- 8 個の Arm Cortex-A78AE アプリケーション コア (2.2 GHz) と 10 個の Arm Cortex-R52 リアルタイム コア (1.05 GHz) で構成された Versal AI エッジ シリーズ Gen 2 および Versal プライム シリーズ Gen 2 の各プロセッシング システムの合計 DMIP を予測し、それぞれ第 1 世代の Versal AI エッジ シリーズおよび Versal プライム シリーズの公開されている合計 DMIP と比較した結果に基づいています。Versal AI エッジ シリーズ Gen 2 およびプライム シリーズ Gen 2 の動作条件: 最高スピード グレード、0.88V PS 動作電圧、スプリット モード動作、サポートされる最大動作周波数。第 1 世代 Versal AI エッジ シリーズおよびプライム シリーズの動作条件: 最高スピード グレード、0.88V PS 動作電圧、サポートされる最大動作周波数。実際の DMIP 性能は、市場にリリースされた最終製品によって異なる場合があります。(VER-027)
- TOPS/ワットは、AMD が社内で実施した検証結果に基づいています。Versal AI エッジ シリーズ Gen 2 の AIE-ML v2 演算タイル アーキテクチャで MX6 データ型を使用した場合の性能および消費電力見積もり結果を、INT8 データ型を使用する第 1 世代 Versal AI エッジ シリーズの AIE-ML 演算タイル アーキテクチャの性能仕様および消費電力見積もり結果 (AMD Power Design Manager 使用) と比較したものです。動作条件: FMAX 1 GHz、AIE 動作電圧 0.7 V、ジャンクション温度 100°C、標準プロセス、ベクター負荷 60%、活性化率 = 0 < 10%。実際の性能は、市場にリリースされた最終製品によって異なる可能性があります。(VER-023)
- 2025 年 1 月に実施された AMD のテストに基づいています。AMD Vivado Design Suite 2024.1 およびプログラマブル NoC を使用した AMD Versal プレミアム シリーズ VP1202 デバイスに実装された単一マルチ マネージャー ブリッジ デザインの DDR 読み取り/書き込みのレイテンシを、オープンソース AXI ソフト IP を使用した Altera Agilex 7 AGFB027 デバイス上に Altera Quartus 24.1 で実装された同一設計と比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-086)
- 2025 年 1 月に実施された AMD のテストに基づいています。AMD Vivado 2024.1 で実装されたプログラマブル NoC を搭載した AMD Versal プライム シリーズ VM1402 デバイスと、Altera Quartus 24.1 で実装されたオープンソース AXI ソフト IP を搭載した Altera Agilex 7 AGFB023 デバイスを使用し、24 個のトランシーバーを備えた単一の 18x12 AXI クロスバー デザインの実装後のロジック リソース使用率を比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-085)
- 2025 年 1 月の AMD の分析に基づいています。プログラマブル NoC を搭載した AMD Versal プライム シリーズ VM1402 デバイスに AMD Vivado 2024.2 で実装された単一の 12x12 AXI クロスバー デザインの合成および実装ビルド時間の合計を、オープンソース AXI ソフト IP を搭載した Altera Agilex AGFB023 デバイスに Altera Quartus 24.1 で実装された同じ設計のものと比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-088)
- 2025 年 1 月の AMD 社内分析に基づいています。AMD デバイスとパッケージの熱モデルを使用して、Versal VFVC1760 リッド付きパッケージの Versal プライム シリーズ VM1802 デバイスの JEDEC 2 抵抗熱抵抗 Junction-to-Case (Θ JC) と、補強リング付き Versal VSVD1760 リッドレス パッケージの同じデバイスの JEDEC 2 抵抗熱抵抗 Junction-to-Case (Θ JC) を比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-087)
- AMD Versal プレミアム シリーズ Gen 2 デバイス [CXL 3.1 + LPDDR5X メモリ] で利用可能なメモリ帯域幅を、LPDDR5 メモリのみを搭載した同等の競合デバイスのものと比較した AMD 社内分析結果に基づきます。メモリ帯域幅は、システム構成やその他の要因によって異なる可能性があります。(VER-059)
- 400 GB/秒の高速暗号化エンジンを搭載した Versal プレミアム シリーズ Gen 2 デバイスと、200 GB/秒の暗号化エンジンを搭載した競合デバイスを AMD 社内で分析した結果に基づいています。実際のライン レート速度は、システム構成やその他の要因によって異なる可能性があります。(VER-062)
- 2024 年 7 月時点での AMD の社内分析に基づいています。AMD Versal プレミアム シリーズ Gen 2 デバイス (CXL 3.1 および PCIe 6.0 対応) と、CXL 3.1 非対応および/または PCIe Gen 4/5 を搭載した競合デバイスを比較しています。(VER-055)
脚注
- 2025 年 1 月に実施した AMD のテストに基づいています。AMD Power Design Manager 2024.2 を使用し、Vivado Design Suite 2024.2 で、プログラマブル NoC を使用した Versal プライム シリーズ VM1402 デバイスに合成および実装された 24 個のトランシーバーを備えた単一の 18x12 AXI クロスバー デザインの総消費電力を推定しました。この推定値を、オープンソースの AXI ソフト IP を搭載した Altera Agilex 7 AGFB023 デバイス上で Altera Quartus 24.1 と合成、実装され、Altera Quartus Power Thermal Calculator 24.2 で推定された同一の単一設計の総消費電力と比較しました。この結果の前提条件は、100°C の固定ジャンクション温度 (ΘJC) と最大プロセス リーク デバイスです。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-090)
- Versal RF シリーズ VR19xx デバイスの理論上の処理能力 (ハード IP、AI エンジン、DSP を含む) と、最大規模の Altera Agilex 9 Direct RF シリーズの ARGW027 デバイスを比較した場合の AMD 社内分析に基づいています。結果は、デバイス、設計、構成などの要因によって変動する可能性があります。(VER-072)
- 8 個の Arm Cortex-A78AE アプリケーション コア (2.2 GHz) と 10 個の Arm Cortex-R52 リアルタイム コア (1.05 GHz) で構成された Versal AI エッジ シリーズ Gen 2 および Versal プライム シリーズ Gen 2 の各プロセッシング システムの合計 DMIP を予測し、それぞれ第 1 世代の Versal AI エッジ シリーズおよび Versal プライム シリーズの公開されている合計 DMIP と比較した結果に基づいています。Versal AI エッジ シリーズ Gen 2 およびプライム シリーズ Gen 2 の動作条件: 最高スピード グレード、0.88V PS 動作電圧、スプリット モード動作、サポートされる最大動作周波数。第 1 世代 Versal AI エッジ シリーズおよびプライム シリーズの動作条件: 最高スピード グレード、0.88V PS 動作電圧、サポートされる最大動作周波数。実際の DMIP 性能は、市場にリリースされた最終製品によって異なる場合があります。(VER-027)
- TOPS/ワットは、AMD が社内で実施した検証結果に基づいています。Versal AI エッジ シリーズ Gen 2 の AIE-ML v2 演算タイル アーキテクチャで MX6 データ型を使用した場合の性能および消費電力見積もり結果を、INT8 データ型を使用する第 1 世代 Versal AI エッジ シリーズの AIE-ML 演算タイル アーキテクチャの性能仕様および消費電力見積もり結果 (AMD Power Design Manager 使用) と比較したものです。動作条件: FMAX 1 GHz、AIE 動作電圧 0.7 V、ジャンクション温度 100°C、標準プロセス、ベクター負荷 60%、活性化率 = 0 < 10%。実際の性能は、市場にリリースされた最終製品によって異なる可能性があります。(VER-023)
- 2025 年 1 月に実施された AMD のテストに基づいています。AMD Vivado Design Suite 2024.1 およびプログラマブル NoC を使用した AMD Versal プレミアム シリーズ VP1202 デバイスに実装された単一マルチ マネージャー ブリッジ デザインの DDR 読み取り/書き込みのレイテンシを、オープンソース AXI ソフト IP を使用した Altera Agilex 7 AGFB027 デバイス上に Altera Quartus 24.1 で実装された同一設計と比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-086)
- 2025 年 1 月に実施された AMD のテストに基づいています。AMD Vivado 2024.1 で実装されたプログラマブル NoC を搭載した AMD Versal プライム シリーズ VM1402 デバイスと、Altera Quartus 24.1 で実装されたオープンソース AXI ソフト IP を搭載した Altera Agilex 7 AGFB023 デバイスを使用し、24 個のトランシーバーを備えた単一の 18x12 AXI クロスバー デザインの実装後のロジック リソース使用率を比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-085)
- 2025 年 1 月の AMD の分析に基づいています。プログラマブル NoC を搭載した AMD Versal プライム シリーズ VM1402 デバイスに AMD Vivado 2024.2 で実装された単一の 12x12 AXI クロスバー デザインの合成および実装ビルド時間の合計を、オープンソース AXI ソフト IP を搭載した Altera Agilex AGFB023 デバイスに Altera Quartus 24.1 で実装された同じ設計のものと比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-088)
- 2025 年 1 月の AMD 社内分析に基づいています。AMD デバイスとパッケージの熱モデルを使用して、Versal VFVC1760 リッド付きパッケージの Versal プライム シリーズ VM1802 デバイスの JEDEC 2 抵抗熱抵抗 Junction-to-Case (Θ JC) と、補強リング付き Versal VSVD1760 リッドレス パッケージの同じデバイスの JEDEC 2 抵抗熱抵抗 Junction-to-Case (Θ JC) を比較しました。結果は、アーキテクチャ、デバイス、お客様の設計仕様、システム構成などの要因によって変動します。(VER-087)
- AMD Versal プレミアム シリーズ Gen 2 デバイス [CXL 3.1 + LPDDR5X メモリ] で利用可能なメモリ帯域幅を、LPDDR5 メモリのみを搭載した同等の競合デバイスのものと比較した AMD 社内分析結果に基づきます。メモリ帯域幅は、システム構成やその他の要因によって異なる可能性があります。(VER-059)
- 400 GB/秒の高速暗号化エンジンを搭載した Versal プレミアム シリーズ Gen 2 デバイスと、200 GB/秒の暗号化エンジンを搭載した競合デバイスを AMD 社内で分析した結果に基づいています。実際のライン レート速度は、システム構成やその他の要因によって異なる可能性があります。(VER-062)
- 2024 年 7 月時点での AMD の社内分析に基づいています。AMD Versal プレミアム シリーズ Gen 2 デバイス (CXL 3.1 および PCIe 6.0 対応) と、CXL 3.1 非対応および/または PCIe Gen 4/5 を搭載した競合デバイスを比較しています。(VER-055)